FIELD-EFFECT TYPE SEMICONDUCTOR ELEMENT

Patent Number:

JP8264772

Publication date:

1996-10-11

inventor(s):

KUSHIDA TOMOYOSHI; KAWAI FUMIAKI .

Applicant(s)::

TOYOTA MOTOR CORP

Requested Patent:

JP8264772

Application Number: JP19950064545 19950323

Priority Number(s):

IPC Classification:

H01L29/78

EC Classification:

Equivalents:

Abstract

PURPOSE: To make decrease of threshold voltage compatible with decrease of on-resistance, and improve punchthrough breakdown voltage, in an MOSFET.

CONSTITUTION: A gate oxide film 45 is formed surrounding a gate electrode 46. A diffusion layer 49 as a low concentration layer is formed on the side part of the gate electrode 46. Diffusion layers 53a, 53b-are formed on the side part of the diffusion layer 49, sufficiently deeper in the drain direction than the gate electrode 46 and the diffusion layer 49. Since the distance between the lower end portions of P<+> body layers (diffusion layers (53a, 53b) is short, depletion layers 56 between the P<+> body layers are easy to be linked together.

Data supplied from the esp@cenet database - 12

ම

特開平8-264772

(43)公開日 平成8年(1996)10月11日

a constant		i	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
CA TECH		1 4	拉斯松 木
	9000 4M	H017 29/18	653A
	9055 - 4M		6560

(51) Int Q. H0 1L

金子

御空間水 未耐水 耐水塩の敷3 OL (全8 頁)


(21) 出版事件	等期平7 —64545	(71)出版人 000003207	000003207	
			トヨタ自動事株式会社	
(22) 出版日	平成7年(1985)3月28日	•	愛知県豊田市トヨタ町1番地	
		(72) 完明者	春田 白葉	
			曼知県豊田市トヨタ町1番地	トヨタ自動
			車 株式会社内	
		(72)免明者	井 文都	
			麦知県豊田市トヨタ町1番地	トヨク自動
			丰 株式会社内	
		(74)代理人	(74) 代理人 弁理士 恩田 博宜	
	•			

小张女器小园长祭公司 (54) [発明の名称]

57) [政約]

と、オン抵抗の低下を周立させ、さらにパンチスルー型 【目的】MOSFETにおいて、しきい値電圧の低下 田の向上を図る。

る拡散層49が形成されている。又、拡散層49の倒部 にはゲート電極46及び拡散層49よりもドレイン方向 へ十分に深く形成された拡散層 5 3 a, 5 3 b が設けら れている。P+ ポディ層 (拡散層58m, 53b) の下 5 が形成され、ゲート電極46の側部には低濃度層であ 【構成】 ゲート電極46を囲むようにゲート酸化膜4 **始部間の距離が短いため、P+ ボディ層間の空を層56** かつながり弱くなる。



(特許請求の範囲)

なる第1導電型領域 (6)を有し、前記基体 (3)表面 (3) の按固に第2導電型領域 (3, 4) と、ソースと と前記第1 導電型倒域 (6) に挟まれた前記第2 導電型 田枝状菌(3, 4) セソース・ドフイン製紙や煎留する 上のゲート電極(1)への電圧印加によって基体(2) 「簡求項1】 ドレインとなる第1導電型半導体基体

(5)から第1導電型半導体基体(2)方向へ近びる高 核低漆度層(3)に後載して形成され、第1導電型倒域

た低濃度層(3)と、、

前記高速度層 (4)を前記低速度層 (3) より磔さ方向 に個厚に形成したことを特徴とする電界効果型半導体素

る糖水塩1に記載のパワーMOSFET。

関係(20,48)に挟まれた前配第2導電型関域表面 一ス・ドレイン電流を倒御するようにした電界効果型半 a, 24b, 49, 63e, 63b) Ł, ソースとなる 6, 42) 按面上のトレンチゲート (19, 46) への 燈圧印加によって基体(16,42)と前配第1導電型 (23, 24e, 24b, 49, 53e, 53b) TY 第1 導電型倒壊 (20,48)を有し、前配基体 (1 単体寮子であって、

私板抵抗成分である。

前記第2導電型倒域はトレンチゲート(19,46)直 近に形成された低酸度層(23,49)と、

欧低濃度層(23,49)に接続して形成され、軟低濃

英高濃度層 (24e, 24b, 53e, 53b) を前記 トレンチゲート (19,48) より深さ方向に幅厚に形 成したことを特徴とする電界効果型半導体第子。 [発明の詳細な説明] 【産業上の利用分野】この発明はMOSPET等の職界 効果型半導体業子の構造に関するものである。 [0002] 【従来の技術】電界効果型半導体の構造として、従来の パワーMOSFETトランジスタ (以下、パワーMOS 層、6 はN+ ソース層、6 はゲート酸化膜、7 はゲート という)の構造を図るに示す。1はN+ 基板、2はN-エピタキシャル層、3はPボディ層、4はP+ ボディ

特留平8-264772

前記第2導電型倒域はゲート電極 (7) 直下に形成され ようにした電界効果型半導体素子であって、

改成層(4)とを含み、

【糖水項2】 低濃度層(3)の濃度ピーク位置が、第 1 導電型領域(2)より深い位置にあることを特徴とす 【語水頃3】 ドレインとなる第1導電型半導体基体

(16, 42) の表面に第2導電型倒域 (23, 24

度層より第1導電型領域 (20,48) から第1導電型 半導体基体(16,42)方向へ延びる高濃度層(24 a, 24b, 53a, 53b) とを含み、

[0000]

・多結晶シリコン電極、8 は陽関絶線膜、9 はソース・

アルミニウム製剤、10はドレイン製剤、11は効が厚

[0003] このパワーMOSは、4V程度のゲート側 圧の印加で十分駆動できるように低いしきい低電圧 (1 ~2V)が取分されている。このため、Pボディ届3の 方、Pボディ届3のパンチスル…を防止し、耐圧60V 程度を実現する必要から、Pボディ層3の違さを2~3 機度は1017cm-3程度の低速度とする必要がある。 μ 田程度としている。

[0004] 女に、トレンチゲート構造を有するMOS FET (UMOS) の従来の構成を図りに示す。15は N+ 基板、1 6 はN- エピタキシャル層、1 7 はPポゲ イ層18はゲート酸化膜、19はゲート酸化膜18にて 田まれたポリシリコンからなるトワンチゲート、20は N+ ソース層、21はアルミニウムからなるソース側 園、22は位え屋、26はドワイン戦権である。 [0006]

に示すパワーMOSのオン抵抗 r ds (on) (会体のオン紙 FET抵抗成分、rziftはドリフト抵抗成分、reub は 分、race はアキュミレーション抵抗成分、r JPBTは J [発明が解決しようとする観題]ところで、図3 (b) なお、図3(b)に示すようにrehはチャネル抵抗成 rds(on) = rch + racc + r JPET + rbulk + rsub **抗:) は、次の式で表される。** [0000]

【0007】このうち、オン抵抗rds(on)に占めるJF **成分のうち、チャネル抵抗成分:chが最も大きい)。後** JPBTが大きくなり、このため、オン抵抗が増大してしま E T 抵抗成分:JPETの割合は、比較的大きい(この抵抗 って、Pボディ届3が祭ぐなると、JFBT抵抗成分F う問題がある。 [0008] X、パワーMOSには、図3 (b) に示す ように、寄生抵抗に1, 12、寄生トランジスタT1及 し、Pボディ暦3とN- エピタキシャル暦3とにより形 成される杏生ダイオードDiの降伏電圧に選すると、降 ポディ層 3 とN- エピタキシャル層 2 との被合部分の塊 【0009】低濃度のPボディ層3に形成される寄生紙 び寄生ダイオードDiが存在している。ソース・アルミ **抗ェ2は、比較的大きいため、降伏電視により、杏生ト** ランジスタTrのペース電流が上昇し、この結果、大量 寄生トランジスタTrが導通し、大気技が流れて、パワ の降伏電波が流れ、ペース電位が0.6Vを組えると、 分、すなわち、Pボディ層3のコーナ部Aで発生する。 界に拡がる空光層11において、曲串半色の小さい部 コウム製御9とドレイン製棚10との間に製圧を印加 伏電液が寄生ダイオードロ1に流れる。この降伏は、

【0010】又、図ヶに示す株米のトフンチゲート構造 と有するMOSFET (UMOS) は、次のような問題 点があった。すなわち、彼述の理由からトレンチゲート

-MOSが敬儀する問題がある。

チングの異方性を利用して形成しているため、コーナの 1 ? がPボゲィ暦17より祭く形成されている。この結 果、トレンチゲート19の下始的に転界集中が生じるた め、耐圧が低下する。この問題を解消するために、トレ ンチゲート19の下始的のコーナの由率半径を大きくす る丸め行程が必要となる。しかし、トワンチは本来+ッ 角革半径を大きくすることは難しい。

【0011】又、Pポディ層17は、低いしきい値電圧 高耐圧を実現するためには、Pボディ層 1 7 のパンチス **ルーを防止する必要から、Pボディ層 7 を深くしなけれ** ばならなかった。この結果、低しきい値載圧と高耐圧性 を西立させるためにはトレンチゲート 1 9 を深くする必 を実現するために、低濃度である必要がある。従って、

【0012】この発明の目的は上記従来技術の問題点を 解消するためになされたものであって、しきい値電圧の 低下と、オン抵抗の低下を両立させ、さらにパンチスル 一耐圧の向上を図ることができるを提供することにあ

体基体の表面に第2等電型倒域と、ソースとなる第1等 体基体方向へ延びる高濃度層とを含み、前配高濃度層を 位置が、第1導電型領域より深い位置にあることを特徴 とする糖水項1に記載の電界効果型半導体案子をその要 【戦闘を解決するための手段】上記問題点を解決するた めに請求項1の発明は、ドレインとなる第1導電型半導 電型領域を有し、基体表面上のゲート電極への電圧印加 によって基体と第1導電型領域に挟まれた第2導電型領 界効果型半導体素子であって、前配第2導電型倒域はゲ 接続して形成され、第1導電型倒域から第1導電型半導 前配伍濃度層より探さ方向に循厚に形成したことを特徴 【0014】酢水項2の発明は、低濃度層の濃度ピーク **研校回 センース・ドレイン 観視を包御する ようにした 観** 一ト電極度下に形成された低濃度層と、、散低濃度層 とする電界効果型半導体索子をその要目としている。

['0 0 1 6] 糖水塩 3 の発明は、ドレインとなる第 1 導 電型半導体基体の表面に第2導電型領域と、ソースとな る第1 導電型領域を有し、前配基体表面上のトレンチグ ートへの電圧印加によって基体と前記数 1 導電型短域に て、前記第2導電型倒線はトレンチゲート直近に形成さ れた低濃度層と、繁低濃度層に接続して形成され、 第1 度層とを含み、前配高濃度層を前配低濃度層より深さ方 向に循厚に形成したことを特徴とする戦界効果型半導体 挟まれた前記第2導電型街域表面でソース・ドアイン書 導電型倒域から第1 導電型半導体基体方向へ延びる高濃 **病を制御するようにした電界効果型半導体素子であっ 痱子をその**要目としている。 【作用】請求項1の発明によれば、低濃度層が幅狭くゲ

層内の空気層が広がりにくく抑えられる。この結果、パ **一ト電極直下に形成されているため、しきい値電圧は低** く、さらに、オン類だも小さい (オン類抗のうちのreh 17、高韓度陽が深く形成されているため、ドワイン・ソ - ス国の逆パイアス時にも高濃度層からドフイン方向に 際く空気層が形成されるため、空気層の電界区の強度が 全体に弱まり、すなわち、第1導電型領域側への低濃度 (チャネル抵抗) とrJPETとが小さくなる。)。さら ンチスルー防止耐圧は維持される。

め、より浅い低濃度層で、パンチスルーが防止でき、オ 【0017】 請求項2の発明によれば、電界効果型半導 体案子のしきい値を決定する低濃度局の安面濃度よりも 第1導電領域直下の低濃度層の濃度が濃くなる。このた ン抵抗が低減される。又、寄生抵抗成分を小さくできる ことから、ペース電位が上昇しにくくなって寄生トラン ジスタが導通しにくくなり、かつ各生トランジスタの数 確増幅率 P.P.を小さくできるため、破壊耐量が向上す

でも可能となる。又、電界強度も弱くなることから、ト 治の必要がなくなり、敷造しやすい欲にトレンチゲート [0018] 転水塩3の発明によれば、トレンチが形成 される分だけ r JPBTの抵抗が無くなり、オン抵抗の低下 は、電界強度が弱められ、かつ空を層が拡がるのも抑え られるため、従来と異なり空を層が拡がってパンチスル 一が生じるのを抑止するための深いトレンチゲートの製 ができる。又、第2導電型倒域から第1導電型倒域へ **アンチゲート増部の丸め工報も不要となる。**

[0019]

イ層4が第2導電型倒域の高濃度層を構成する。又、N [英類例] 以下、醋水道1の発明をNチャネルタイプの パワーMOSFBTに具体化した実施例を図1に従って 説明する。図1は、本実施例の模式的な1つのセルの断 面図である。なお、図3の従来例と同一構成又は相当す 【0020】このパワーMOSFETは、複数個のセル からなり、図1に示すように、各セルはドレインとなる N- エピタキシャル層 2 に取けたゲート・多結晶シリコ ン価値1~の臼力側圧により、ソース・ドアイン船域を 即卸するものである。この実施例では前的N- エピタキ シャル層2が第1導電型半導体基体を構成する。 Pボデ 4層3が第2導電型倒域の低濃度層を構成し、P+ ボゲ N+ 基板1、N- エピタキシャル圏2、Pボディ圏3、 P+ボディ層4、ソースとなるN+ ソース層6を有し、 6 構成については同一符合を付して説明を省略する。

【0021】そして、Pボディ層3に対して、十分深い は、N+ ソース幅6、 Pボゲィ陽3、N- エピタキシャ いる。そして、因2において、実像にて示すようにPボ **か層2に含まれる不頼物濃度は図2に示すようになって** P+ ボディ層4が形成されている。又、この実施例で ゲイ暦3の不純他確度ピークの位置xp (P) は、N+

+ ソース層5が第1等戦団機を構成する。

れている (xp (b) >xj (N+))。 なお、図2は ソース層 6 の拡散控さxj (N+)よりも深い位置とさ 図1のY-Y線におけるこの実施例におけるパワーMO はN- エピタキシャル層2の最上面からの寮さを表して CP はPボディ層3のピーク不純物濃度を示し、上記の SFETの不如物濃度を示し、微粒は不如物濃度、複粒 いる。そして、Cs はPボディ層3の安西不純物濃度、 LEMB, CP > Cs EROTING.

[0022] 上記のように構成されたパワーMOSFE るセルからの空左層11とつながることにより、 P ボゲ 4層3の周辺及びゲート・シリコン電極1直下のN- エ Tは、P+ ボディ層4から拡がる空を層11が、腎接す アクキシャル層2をアンチオフする。 【0023】この結果、Pボディ層3からN- エピタキ ンチスルーを防止でき、さらに、オン抵抗のうちのrd と・JPETの伝統を図り、十なわち、オン抵抗の伝統を図 この実施金では、徐米より強いPボゲィ船3に対してい シャル層2接合近傍の電界集中が緩和される。従って、

N- エピタキシャル層2とにより形成されるPN接合の 投界に拡がる空之層11の曲率半盤は、P+ ボディ層4 4を通るため、従来と異なり、大きな降伏電視まで、 舌 の底部で、最も小さくなる。すなわち、降伏鬼滅は低機 段のPボディ層 3 ではなく比較的高速度のP+ ポゲィ層 【0024】X、P+ ボディ脳4及UPボディ羅3と、 生トランジスタが導通せず、破壊耐量が向上する。

[0025] さらに、P+ ボディ層4が深く形成されて ることになる。 ナなわち、N+ ソース層 6 倒へのP ボゲ ポゲィ陽々からドレイン方向に際く位列層 1.1 が形成さ れることから、空左層11の電界Bの強度が全体に弱ま ころため、ドフイン・ソース間の逆スイアス時にもP+ 4 (低速度層) 3内の空を層が広がりにくく抑えられ る。この結果、パンチスルーの防止ができる。

[0026] 次にトレンチゲートを有するMOSFET (UMOS) に具体化した第2実施例を図4に従って脱 明する。なお、前配図1の従来例と異なるところのみを 説明し、同従来例に相当する構成については同一符合を

面図である。この実施倒では、トレンチゲート19を囲 【0027】図4は本実施例の模式的な1つのセルの断 8の何部には低速度層であるアポディ層23が形成され ート19及びPボディ層23よりもドレイン方向へ十分 むようにゲート酸化膜18が形成され、ゲート酸化膜1 ている。X、P ボディ暦23の曳街には付記トレンチゲ れている。因りにおいて、N- エピタキシャル圖16が ソース層20が第1導電型国域を構成し、Pボゲィ層2 に磔く形成されたP+ ボディ層244, 24bが散けら 3 が据2 導電田域の低酸度層を構成し、P+ ボゲィ層2 競水項3の発明の第1導電型半導体基体を構成し、N+ 4m、24bが第2導電知域の高濃度層を構成する。

度を下げ、すなわち、強いPボディ層23でもパンチス ケーを防止できる。 徐った、敬いトレンチゲート 19に レンチゲート19下始部(特にエッジ部)の最大観界強 24bから拡がる空乏層22によって、Pボゲィ層23 及びトレンチゲート19直下のN- エピタキシャル層1 6 セピンチオフするようになっている。従って、この権 成により、Pポディ・N- エピタキシャル層接合及ぴト [0028]上記の構成により、P+ ボディ層24s, より高耐圧が実現できる。

特開平8-264772

3

エッジの丸め工程を省略することができる。さらに、ド くなるため、従来構造に比較し、高温時でも寄生NPN ジでの高電界が緩和されるため、従来では必要であった アイン方向へ際へ形成されたで+ ボゲィ届24m, 24 が動作せず、破壊耐量を向上することができる。従来構 用した場合、パワーMOSPETをオフするときに、矩 F B T に加わる。そのため、急激に遺貨上昇して害生N PNトランジスタが動作し、客生NPNトランジスタが [0029] 又、依米のトレンチゲート19下媼街エッ bにより、杏生NPNトランジスタのペース抵抗が小さ 治では、パワーMOSFETをインダクタンス負荷で使 時間ではあるが、高電圧と大電視が同時にパワーMOS 熱毒走して破壊する。しかし、この実施例ではそのよう なことは生じない。

き、L/2となるように形成し、図4の第2実施例と同 [0030] 次に第3実施倒を図6、図6、図8及び図 に第2導電型倒域の高濃度層としての拡散層 (P+ ボゲ 9に従って説明する。この実施例では、図6に示すよう **イ陽)63g、63bをトフンチの周辺に形成するいと** により、図4の第2実施例の1セルの寸法を1としたと 等の性能をより小さな面積で実現している。

宜上、図8及び図9においては、図6における左半分の 【0031】この実施例におけるパワーMOSFETの る。なお、図5は左右対象とされているため、説明の便 みを示し、右半分は省略している。従って、図6におい て、左半分に相当する構成については同一符合もしくは 製造工程を図8及び図9に従って以下に詳細に説明す 同一符合にサフィクスを付している。

N型シリコン層42をエピタキシャル成長させ、表面に 熱酸化法により酸化酶43を形成する。その後、フォト リソグラフィ法とエッチング法を用いて酸化膜43を所 [0032] 図8 (a) に示すように高濃度N+ 数シリ コン基板41上に第1導電型半導体基体としての低濃度 定の形状にパターニングする。

[0033] 図8 (b) に示すようにRIE (リアクテ (ブーイオンエンチング) 苗により、酸化酸43をエッ チングマスクとしてトレンチ (凹跡) 44世形成し、蛇 に歩ナようにCVD(ケミセケスースかよシション) 粕 により、リンPを含んだ多額品シリコン膜46を維積す **る。図8(4)に示すように多額品シリコン版46の袋** 酸化法により酸化膜46を形成する。次に、図8(a)

【0034】図8 (f) に示すように表面にCVD法に より厚い酸化腐60を堆積し、フォトリングラフィ法と エッチング法を用いて酸化膜50を所定の形状にパター ソニングする。様いて、図9 (a) に示すようにRIE **缶により酸化膜 6 0 セ*エッチングマスクとしてトレンチ** (回様) 61を形成する。 【0035】次に、CVD社により、ホウ森Bを含んだ 多部品シリコン膜62 g (62 b)を推復し、敷処国に より多結晶シリコン膜62内のホウ森Bを拡散させ、拭 の後、多結晶シリコン膜62a(62b)をRIE法に より酸化膜とシリコンの界面までエッチパックする。前 記多語品シリコン膜62 a (62 b) が光質圏を構成し このは数層53g(53b)がP+ ポゲィ層となる。そ 数層53a (63b)を形成する(図9(b)参照)。 7.00

配數十名。

【0036】 吹にフォトリングラフィ社とエッチング法 版41の最面に金属を蒸着し、ドレイン電極55を形成 その後、アルミニウム等の金属をスパッタ法により、堆 徴し、ソース電極54を形成する。 さらに、シリコン装 を用いて酸化膜50,47の腸口部をより大きくする。

[0037]さて、図8 (a) に示すように、第2実施 例の構造では B IX B IO 回復においてはゲートの構造 **長は6L×10=60Lとなる。それに対して、この実** 低長は5L×20=100Lとなる。後って、この実施 箱倒では同じらL×5Lの面積においては、ゲートの栽 ゲートの総瓩長が2倍、すなわち、オン抵抗が半分とな **所では、第2の実施免に比較して同一回復においては、**

【0038】なお、上記の実施例ではセルサイズが第2 実施倒の1/2の場合にしいて説明したが、 カケサイズ の箱小率は、P+ ボディ層の祭さによって一般的に異な る。なお、P+ ボディ雇用のトレンチ61は、トレンチ **園面がP+ ポディ層 (技骸磨53 g, 53 b) 内にある** ため、パワーMOSの計載技道路からトレンチ包囲がは ずれることになる。 すなわち、 トレンチ側面のドライエ ッチングダメージが残っていても、オン抵抗を高くする ことはない。 徐って、P+ ボディ陽用トレンチはゲート 用トレンチとは異なって、ダメージ除去工程が不要とな

易くなる。このため、この実施例では、第2実施例に比 P+ ボディ層 (拡散層 5 g g , 5 g b) の下端部間の距 簡が短いため、P+ ボディ層間の空之間56がつながり **乾してより茂いP+ ボディ層 (拡散層53a,53b)** 【0039】又、この実施例は第2実施例に比較して、 た四部のピンチオン効果が抜待できる。

【0040】なお、この発明は下配のように具体化して 5,27,0

(イ) 前記第1実施残の構成中、N+ 基板1をP+ 基板 1とすれば、IGBTにも適用可能である。

層、P層をすべて反対に入れ換えても各実施例と同様の 【0041】(a) 第1乃至第3実施例の構成中、N 効果を得ることができる。

て多結晶シリコン膜52m、52トを形成したが、充填 (へ) 哲配第3 実施資では、トレンチ61に充填層とし 磨としたトレンチ61に対しチタンシリサイド等のシリ

N+ 基板15、N+ 型基板41をP+ 基板、P+ 基板と すれば、IGBTにも適用可能である。この明細告中に 以外に把握される技術的思想についてその効果とともに 記載された事項から特許請求の範囲に記載された請求項 【0042】(小)前記第2及び第3実施例の構成中、 サイド、タングステン等の金属を充填してもよい。

届から不純物が拡散されて形成されたものである電界効 【0043】(1)請求項3において、高線度層はトレ ンチ51の周辺に形成し、トレンチ51に充填した充填 間の距離が短くなるため、高濃度陽間の空光層がつなが り易く、トレンチ51を形成しない場合に比較して、よ 果型半導体業子。この構成によれば、隣接する高濃度層 り強い高濃度層にてピンチオフ効果が期待できる。

り、高濃度層間の空を層がつながり易い。彼って、トレ 【0044】又、解接する高濃度層間距離が短くなるた ンチを形成しないものに比較してより浅い高濃度層にて アンンチオン哲果が基件できる。

【0046】又、本構造(図6)の形成には、高温長時 関の熱処理を必要としないため、微細CMOSと同一基 板上に組載することが容易にできるようになる。

[0048]

高濃度層からドレイン方向に深く空乏層が形成されるた 【発明の効果】以上許述したように、請求項1の発明に いるため、しきい値電圧は低く、さらに、オン抵抗も小 さくすることができる。さらに、高濃度層が深く形成さ たたでもため、ドフイン・ソース間の遊スイアス時にも よれば、低級度層が幅狭くゲート電極直下に形成されて 低濃度層から第1 導電型領域への空乏層も広がりにくく **如えられる。この結果、パンチスルー防止耐圧を維持す** め、空之層の電界との強度が全体に弱まり、すなわち、 ることがつなる。

[0047] 請求項2の発明によれば、截界効果型半導 本素子のしきい値を決定する低遠度層の表面濃度よりも

るので、製作は容易となる。

第1 導電倒域直下の低濃度層の濃度が濃くなる。このた

特別平8-264772

9

め、より強い低濃質層で、パンチスルーが防止でき、オ ン抵抗が低減される。又、各生抵抗成分を小さくできる ことから、ペース電位が上昇しにくくなって各生トラン ジスタが導通しにくくなり、かつ者生トランジスタの観 流増幅率 PPRを小さくできるため、破壊耐量が向上す

強度が弱められ、かつ空を層が拡がるのも抑えられるた め、従来と異なり空を層が抜がってパンチスルーが生じ となる。又、電界強度も弱くなることから、トレンチゲ 【0048】糖水吸3の発明によれば、オン粧杭の低下 ができ、第2導電型倒域から第1導電型倒域へは、電界 るのを抑止するための深いトレンチゲートの製造の必要 がなくなり、敷造しやすい扱いトレンチゲートでも回籍 一ト婚部の丸め工程も不要となる。

図1のY-Y線で切断したときの、按面から 【図1】 第1 実施後の1つのセルの模式的な影画図。 (図2)


【図面の簡単な説明】

[図3] 従来のMOSFETを示し、(*) は平断面 の際さにおける不純物濃度を示すグラフ。

国図、(4)は東国図。

第2 実施例の1 つのセルの模式的な影画図。 第3 実施倒の1つのセルの模式的な影画図。 (a) は第2映稿会のMOSFETの平面 は第3実施例のMOSFETの平面図。 (P) [図4] (図6) [86]

基体)、17はPボディ層、18は酸化絶線膜、19は 6 はN+ ソース層、8 はゲート酸化度、7 はゲート・シ + ドフムン層、16はNドフムン層(終1等無数半等存 高、2.2は空左層、2.8はPボディ層(第2導電倒域の 低微度層)、24m,24bはP+ ボディ層(第2導電 田県の高線度層)、41はN+型リコン基板、42は低 療度N型シリコン層(第1等電型半導体基体)、43は (a)~(f)は無3実施例の製造工程を示 (e)~(c) な図じく終3米補金の製造川 半導体指体)、 3 は P ポゲィ層(恕 2 導電包装の気濃度 リコン戦権、8 は層間絶縁機、9 はソース・アルミニウ A製物、10はドレイン製物、11は位を刷、16はN トレンチゲート、20はN+ ソース層、21はソース側 既化蹊、44はトレンチ、46は多額品シリコン鸌(ゲ ート関係)、48は放散層(N+ソース層)、49は故 | Itin+ 銘板、2 Itin- エピタキシャル層 (第 1 導電型 m, 63bは故敷層 (b+ ポディ層:第2導電倒域の高 **教器(P ボディ層:第2導電倒域の低濃度層)、63** 層)、4はP+ ポディ層(第2導電短線の高濃度層) **徒来のMOSFETの専用図** 濃度層)、56は空を層。 是を示す説明図。 【作中の説明】 20. 形図 [87] (8<u>8</u>) (6 🗷)



:

